

Универзитет у Београду
Електротехнички факултет

НАСТАВНО-НАУЧНОМ ВЕЋУ

Предмет: Реферат о урађеној докторској дисертацији кандидата Игора Икодиновића.

Одлуком Наставно-научног већа бр. 943/3 од 28.4.2016. године, именовани смо за чланове Комисије за преглед, оцену и одбрану докторске дисертације кандидата Игора Икодиновића под насловом

„Методологија за анализу перформанси DRAM меморија са тачношћу на нивоу циклуса“

После прегледа достављене Дисертације и других пратећих материјала и разговора са Кандидатом, Комисија је сачинила следећи

РЕФЕРАТ

1. УВОД

1.1. Хронологија одобравања и израде дисертације

16.9.2003. године кандидат Игор Икодиновић је магистрирао на Електротехничком факултету Универзитета у Београду на смеру Архитектура и организација рачунарских система и мрежа са просечном оценом 10.0, одбравивши магистарску тезу под насловом ”Мултипроцесорски систем за навигацију помоћу глобалног система за позиционирање”.

26.1.2015. године кандидат је пријавио тему за израду докторске дисертације под насловом „Методологија за анализу перформанси DRAM меморија са тачношћу на нивоу циклуса“.

3.2.2015. године Комисија за студије трећег степена разматрала је предлог теме за израду докторске дисертације и предлог Комисије о оцени подобности теме и кандидата упутила Наставно–научном већу на усвајање.

4.3.2015. године Наставно-научно веће именовало је Комисију за оцену услова и прихватање теме докторске дисертације (Одлука бр 943/1) у саставу:

др Вељко Милутиновић, редовни професор, Универзитет у Београду –
Електротехнички факултет

др Мило Томашевић, ванредни професор, Универзитет у Београду –
Електротехнички факултет

др Миодраг Живковић, редовни професор, Универзитет у Београду –
Математички факултет

др Јелена Поповић-Божовић, доцент, Универзитет у Београду –
Електротехнички факултет

23.6.2015. године Наставно-научно веће усвојило је Извештај Комисије за оцену услова и прихватање теме докторске дисертације (Одлука бр. 943/2).

6.7.2015. године Веће научних области техничких наука дало је сагласност на предлог теме докторске дисертације (број одлуке 61206-3022/2-15).

7.4.2016. године кандидат је предао докторску дисертацију на преглед и оцену.

12.4.2016. године Комисија за студије трећег степена потврдила је испуњеност потребних услова за подношење предлога Наставно-научном већу Електротехничког факултета за формирање Комисије за преглед и оцену докторске дисертације.

28.4.2016. године Наставно-научно веће Факултета именовало је Комисију за преглед и оцену докторске дисертације (број одлуке 943/3) у саставу:

др Вељко Милутиновић, редовни професор, Универзитет у Београду –
Електротехнички факултет

др Мило Томашевић, ванредни професор, Универзитет у Београду –
Електротехнички факултет

др Миодраг Живковић, редовни професор, Универзитет у Београду –
Математички факултет

1.2. Научна област дисертације

Докторска дисертација мр Игора Икодиновића припада научној области „Техничке науке – Електротехника и рачунарство“ и ужој научној области „Архитектура и организација рачунарских система“ за које је Електротехнички факултет у Београду матичан. Ментор је др Вељко Милутиновић, редовни професор Електротехничког факултета у Београду. Професор Милутиновић је Fellow of the IEEE и члан Academia Europaea. Аутор и коаутор је више од 50 радова у страним стручним часописима и преко 20 стручних књига објављених од стране већих страних издавачких кућа из области архитектуре и организације рачунарских система, пројектовања VLSI система и других.

1.3. Биографски подаци о кандидату

Мр Игор Икодиновић, дипл. инж. рођен је 13.11.1972.год. у Чачку. Основну школу, а потом Математичку Гимназију завршио је у Београду са просечном оценом 5.0. Уписао је Електротехнички факултет у Београду као другорангирани на заједничкој пријемној листи за све техничке факултете. Дипломирао је на одсеку за Рачунарску технику и информатику са укупном просечном оценом на студијама 8.93 и просеком оцена 9.45 из предмета са Катедре за рачунарску технику и информатику одбранивши рад под насловом ”Trace-driven симулација мултипроцесорских система”. Магистрирао је 2003. године на Електротехничком факултету у Београду на смеру Архитектура и организација рачунарских система и мрежа са просечном оценом 10.0 одбранивши магистарску тезу под насловом ”Мултипроцесорски систем намењен навигацији помоћу глобалног система за позиционирање”.

Током 1999. године био је ангажован на истраживачком пројекту из домена архитектуре мултипроцесорских система које је подржало и финансирао Министарство за науку и технологију Србије. Од 2000. године радио је на Електротехничком факултету у

Београду као сарадник по уговору, а од 2001. године као стално запослен у звању асистента приправника при Катедри за рачунарску технику и информатику на предметима Архитектура рачунара, Мултипроцесорски системи, Дистрибуирани рачунарски системи, Програмски језици и Рачунарске основе примене Интернета. Од 2002. до 2006. године радио је у ATI Technologies Inc. (Торонто, Канада), једном од водећих светских произвођача графичких система за персоналне рачунаре, на месту сениор инжењера за перформансе интегрисаних VLSI система. Од 2006. до 2011. године радио је на месту сениор инжењера за пројектовање интегрисаних кола у Advanced Micro Devices Inc. (AMD), једном од водећих светских произвођача процесорских система за персоналне и серверске платформе. Од 2011. до 2014. године радио је као виши сениор инжењер за архитектуру и анализу перформанси мултимедијалних подсистема у Qualcomm Inc., водећем светском произвођачу интегрисаних система за мобилне платформе. Од 2014. године ради у компанији HDL Design House као руководилац на пројекатима из области пројектовања, верификације и моделовања VLSI рачунарских система.

Аутор и коаутор је две књиге, једног поглавља у књизи, као и пет радова објављених у домаћим и страним стручним часописима и конференцијама из области архитектуре и организације рачунарских система, моделовања система и конкурентног програмирања. Редован је члан међународних удружења инжењера електротехнике IEEE и ACM од 2003. године.

2. ОПИС ДИСЕРТАЦИЈЕ

2.1. Садржај дисертације

Дисертација је написана на српском језику, ћириличним писмом, на 157 страна и садржи 38 слика, 9 табела и 63 библиографске референце. Састоји се од насловне стране на српском и енглеском језику, стране са информацијама о ментору и члановима Комисије, захвалнице, кратког резимеа на српском и енглеском језику, садржаја, предговора, списка табела, списка илустрација, списка скраћеница и 8 поглавља:

1. Увод,
2. DRAM меморија,
3. Поређење са постојећим решењима,
4. Моделовање перформанси DRAM меморија,
5. Метрика,
6. Методологија,
7. Примена,
8. Закључак

Поред тога, дисертација садржи и 2 прилога, списак коришћене литературе, биографију аутора, изјаву о ауторству, изјаву о истоветности штампне и електронске верзије докторског рада и изјаву о коришћењу.

2.2. Кратак приказ појединачних поглавља

Уводно поглавље даје основне информације о месту и улози DRAM меморија у савременим рачунарским системима и објашњава значај проблематике тачног мерења и анализе њених перформанси. Затим се описују кључни проблеми који постоје у овој области: проблем опсервабилности стања меморијских циклуса, проблем тачности мерења, проблем процене теоријског максимума и интерпретације резултата и проблем

важења резултата за различите системе и радна оптерећења. На крају поглавља се укратко излаже како предложена методологија решава ове проблеме.

У другом поглављу се детаљно описује DRAM меморија са становишта архитектуре, организације, пројектовања и технологије израде и представљају кључни концепти од значаја за анализу перформанси DRAM меморија. Најпре се детаљно описује структура DRAM меморија, од нивоа индивидуалне меморијске ћелије и меморијских матрица, преко интегрисаних кола и меморијских модула, све до нивоа комплетног меморијског подсистема унутар рачунарског система. Затим се представљају архитектуре, стандарди и протоколи који се користе у пракси, на основу којих се применом предложене методологије идентификују параметри који се користе за креирање модела перформанси DRAM меморија.

У трећем поглављу се даје преглед постојећих решења из домена анализе перформанси DRAM меморија и пореде њихове особине са предложеном методологијом према изабраним критеријумима. Поређење се врши са методологијама базираним на аналитичком моделовању и методологијама базираним на методи симулације. Наводе се инхерентна ограничења постојећих методологија и наводе суштинске предности предложене методологије у односу на њих.

Четврто поглавље је посвећено новопредложеном моделу за мерење перформанси DRAM меморија под називом ACDC. У њему се даје теоријска поставка за креирање модела која је базирана на анализи проточне обраде унутар DRAM кола. Истовремено се доказује и теоријска валидност модела применом метода формалне логике. Потом се описује начин формирања модела коришћењем временских параметара дефинисаних у оквиру спецификације DRAM чипа. На крају се излаже алгоритам за карактеризацију меморијских циклуса који се заснива на примени ACDC модела, образлаже његова практична применљивост и дају примери примене на конкретним секвенцама трансакција са меморијске магистрале. ACDC модел је кључни елемент за решавање проблема опсервабилности стања меморијских циклуса и проблема тачности мерења.

У петом поглављу се дефинише нова метрика за мерење перформанси DRAM меморија базирана на карактеризацији меморијских циклуса помоћу ACDC модела. Предложена метрика представља нов теоријски основ на коме се базира методологија за тачно мерење и анализу перформанси DRAM меморија. У оквиру поглавља се излаже и метод за тачну процену теоријског максимума перформанси DRAM меморија, као кључне компоненте за решавања проблема интерпретације резултата. Поред тога, излаже се и метод процене максимума перформанси интерполацијом, који даје нижу, али потенцијално реалнију процену максимума перформанси од теоријског максимума. Нова метрика решава и проблем важења резултата за различите системе и радна оптерећења.

У шестом поглављу се описује процес рада у оквиру предложене методологије и објашњава како се анализа спроводи у пракси. Детаљно се разматрају следеће фазе: снимање DRAM трансакција на меморијској магистрали, парсирање DRAM трансакција, одређивање почетног стања меморије, карактеризација меморијских циклуса, генерисање резултата, постпроцесирање резултата, визуелизација и анализа.

Седмо поглавље се бави коришћењем предложене методологије у различитим областима примене. Прва област примене која се разматра је системска анализа помоћу корелације догађаја у систему и применом компаративне анализе. Друга област примене која се разматра је архитектурална анализа, са посебним нагласком на анализу рада меморијског контролера. Трећа област примене је дебаговање проблема у вези са

перформансама, као што је анализа критичних сценарија и трансакциона анализа. Последње две области примене које се разматрају су карактеризација радног оптерећења и анализа потрошње енергије DRAM меморије. У оквиру поглавља се разматра и примена предложене методологије на најновије типове DRAM меморија.

У оквиру осмог, закључног, поглавља дат је преглед доприноса докторске дисертације. Наведене су предности које предложена методологија има у теоријском и практичном смислу у односу на постојећа решења. На крају поглавља се дају предлози за даље правце истраживања у овој области.

3. ОЦЕНА ДИСЕРТАЦИЈЕ

3.1. Савременост и оригиналност

DRAM меморија је једна од кључних компоненти готово свих рачунарских уређаја. Перформансе меморије непосредно утичу на рад целокупног система, па је у области архитектуре и организације рачунарских система искован чак и посебан термин, „меморијски зид“, којим се означава проблем њеног ограничавајућег утицаја на рад система. Услед тенденција повећања брзине рада процесних елемената, непрекидног раста броја меморијских клијената и примене виртуелизације, тачно мерење и анализа перформанси DRAM меморија су временом постали критични проблеми у области пројектовања и анализе рада модерних рачунарских система. Комисија стога сматра да је тема дисертације веома актуелна, како са теоријског, тако и са практичног аспекта. О савремености и значају ове проблематике сведочи и чињеница да се велики део ресурса приликом пројектовања рачунарских система данас посвећује управо меморијском подсистему. О савремености такође говори и податак да се кандидат са овом проблематиком и сам често сусретао у својој стручној пракси у водећим компанијама у којима је радио.

У академским и индустријским срединама су у претходном периоду развијени различити аналитички и симулациони модели за анализу перформанси DRAM меморија. Међутим, кључни проблеми у овој области су остали нерешени. Разлог за то је што су примењени методи били недовољно тачни или су имали друге теоријске и практичне недостатке. У дисертацији је примењен методолошки нов приступ у односу на постојећа решења. Уместо апроксимативног аналитичког или симулационог моделовања, рад DRAM меморија је тачно моделован применом оригиналног метода базираног на примени коначног аутомата (DCT FSM) за који је у дисертацији дат алгоритам конструкције. Овај модел је не само тачан, већ је и потпуно независан од архитектуре система који генерише трансакције, што је први познати такав модел. У дисертацији је на основу анализе проточне обраде код DRAM меморије формулисан и сасвим нов, оригиналан, начин карактеризације индивидуалних меморијских циклуса на слободне, заузете и режијске применом новоразвијеног ACDC алгоритма. Коначно, уведена је и сасвим нова метрика за тачно мерење перформанси DRAM меморија, као и оригинални метод за тачну процену теоријског максимума перформанси који се на овој метрици базира. Имајући све то у виду, Комисија закључује да су методи и решења предложена у оквиру дисертације у целини оригинални и да заједно чине компоненте јединствене нове методологије за анализу перформанси DRAM меморија изузетно широког спектра примене.

3.2. Осврт на референтну и коришћену литературу

У оквиру дисертације коришћена је литература која броји 63 библиографске јединице. Референце [1]-[5] се односе на трендове у вези са применом меморијских кола, [6]-[12] на аналогне и дигиталне компоненте DRAM меморијских кола, [13]-[22] на архитектуру, организацију и пројектовање DRAM интегрисаних кола и модула, [23]-[24] на оптимизацију приступа у оквиру DRAM протокола, [25]-[41] на спецификације различитих DRAM протокола, [42]-[52] на постојеће моделе DRAM меморија, [53]-[56] на алате за верификацију DRAM протокола и [57]-[63] на најновије типове DRAM меморија.

Списак литературе коју је кандидат навео показује да је кандидат извршио детаљну анализу постојеће литературе и да је коректно цитирао радове релевантне за проблематику обрађену у оквиру дисертације.

3.3. Опис и адекватност примењених научних метода

Приликом рада на дисертацији примењени су аналитички методи како би се дефинисали кључни принципи функционисања DRAM меморија и идентификовали сви битни параметри који утичу на њен рад. Применом метода апстракције и моделовања је потом креиран општи функционални модел DRAM меморија у виду коначног аутомата (DCT FSM). Посебан нагласак је дат на анализу проточне обраде код DRAM кола, на основу које је, уз коришћење DCT FSM функционалног модела, применом метода дедукције креиран нов теоријски модел за мерење и анализу перформанси DRAM меморија и одговарајући алгоритам за карактеризацију меморијских циклуса (ACDC). Валидност добијеног теоријског модела је доказана применом метода формалне логике и додатно потврђена применом метода симулације. Методи синтезе и конкретизације су коришћени како би се на основу добијеног теоријског модела формулисали остали елементи методологије за мерење и анализу перформанси DRAM меморија. Анализа карактеристика предложене методологије је рађена применом метода компарације, при чему је поређење извршено у односу на постојеће методологије за мерење и анализу перформанси DRAM меморија које су базиране на аналитичким методама и методама симулације. Методом класификације све методологије су сврстане у једну од категорија дефинисаних према претходно утврђеним параметрима.

Примењене методе у потпуности одговарају постављеним циљевима, као и стандардима научноистраживачког рада у овој области. Примена неких од метода по први пут у овој области, попут метода формалне логике и моделовања помоћу коначног аутомата, дала је нов квалитет добијеним резултатима, што додатно потврђује адекватност примењених метода.

3.4. Применљивост остварених резултата

Избор теме дисертације је био инспирисан непосредним увидом у проблеме са којим се стручни тимови сусрећу у пракси, а односи се на важно теоријско и практично питање из области архитектуре и организације рачунарских система које до сада није имало адекватно решење. Методологија која је предложена у оквиру дисертације почива на чврстим теоријским основама, чиме је омогућено не само добијање тачних резултата, већ и велика ширина у примени. Тако је методологију могуће користити за различите DRAM протоколе (нпр. DDRx, LPDDRx, GDDRx итд.), на DRAM трансакције записане у произвољном формату (нпр. из симулационих записа, трансакције снимљене помоћу

DRAM сонде, записе временских сигнала итд.), као и на DRAM трансакције из произвољних извора (нпр. генерисане на различитим платформама, помоћу различитих радних оптерећења или у различитим периодима времена). Такође, предложена методологија може не само да замени постојећа решења у доменима где је потребно побољшати тачност и ефикасност анализе, већ омогућава и примену у потпуно новим областима као што су анализа критичних сценарија, трансакциона анализа, компаративна анализа и друге. Методологија омогућава релативно једноставну примену на инжењерском нивоу уз мали утрошак ресурса и тиме обезбеђује висок ниво ефикасности и употребљивости у пракси.

Методологија је практично имплементирана формирањем DCT FSM за DDR2 протокол и креирањем скупа програмских алата који реализују ACDC модел перформанси. Ови алати су коришћени за анализу DRAM трансакција снимљених помоћу меморијске сонде применом предложене метрике. Осим тога, методологија је примењена и у оквиру пројекта комерцијалне реализације верификационе IP компоненте за анализу перформанси DDR3 DRAM меморија, која је у процесу интеграције у комерцијалне IP производе за верификацију DRAM меморија једне од водећих светских компанија у области EDA.

3.5. Оцена достигнутих способности кандидата за самостални научни рад

Кандидат Игор Икодиновић је током израде дисертације извршио систематичан преглед релевантне стручне литературе, детаљно анализирао проблематику перформанси DRAM меморија, идентификовао кључне проблеме, поставио теоријске основе за њихово решавање и развио нове методе и алате за њихово тачно мерење у оквиру јединствене нове методологије. У току рада на дисертацији показао је методичност, способност да усмери пажњу на битна питања, могућност да уочи како непосредне проблеме, тако и проблеме од ширег значаја, креативност и оригиналност у формулисању нових решења, истрајност у раду, ефикасност и успешност у руковању софтверским и хардверским алатима, вештину у повезивању резултата из различитих научних области и свеукупну научноистраживачку зрелост. Имајући у виду наведено, претходно научноистраживачко и стручно искуство кандидата, као и резултате и оригиналне доприносе који су остварени у оквиру дисертације, Комисија закључује да кандидат поседује висок степен способност за самостални научни рад.

4. ОСТВАРЕНИ НАУЧНИ ДОПРИНОС

4.1. Приказ остварених научних доприноса

У оквиру дисертације су остварени следећи научни доприноси:

- Формиран је општи функционални модел DRAM меморије који апстрахује њен рад у виду релативно једноставног, али тачног, генеричког модела контролисаног одговарајућим параметрима (DCT FSM).
- Креиран је нов модел перформанси DRAM меморије који омогућава тачну карактеризацију свих циклуса на меморијској магистрали (ACDC).
- Дефинисана је нова метрика за тачно мерење и анализу перформанси DRAM меморија.

- Формулисан је метод за мерење теоријског максимума перформанси DRAM меморије, као и метод за реалистичну процену максимума перформанси са тачношћу на нивоу циклуса.
- Предложена је методологија која омогућава мерење и анализу рада DRAM меморија са тачношћу на нивоу циклуса без обзира на врсту и порекло меморијских трансакција.

4.2. Критичка анализа резултата истраживања

Формирање DCT FSM општег функционалног модела DRAM меморија са тачношћу на нивоу циклуса је омогућило да се DRAM меморија може посматрати као генерички уређај који је независан од физичких карактеристика конкретне имплементације. Овакав функционални модел је знатно лакше конструисати него постојеће моделе, што олакшава коришћење у применама као што је архитектурално моделирање или анализа потрошње енергије, а знатно олакшава рад и у другим областима као што је нпр. функционална верификација уређаја који имплементирају неки од DRAM протокола.

ACDC модел за мерење и анализу перформанси DRAM меморија је омогућио решавање проблема тачности, као једног од кључних проблема у овој области. Модел омогућава и да се перформансе DRAM меморије могу мерити и анализирати на највишем нивоу апстракције, без потребе да се разумеју детаљи рада DRAM меморије. На тај начин је знатно олакшан рад у областима као што су системска и архитектурална анализа где комплексност система захтева тачно, али једноставно, моделовање. Претходно су у ове сврхе могли бити коришћени само апроксимативни аналитички модели или комплексни и нефлексибилни симулациони модели.

Нова метрика за мерење и анализу перформанси DRAM меморија је поставила нов теоријски основ у овој области. Систематизацијом на чврстим математичким основама постигнуто је да се читава област може превести из домена апроксимативне инжењерске вештине у домен научно-стручне дисциплине.

Применом метода за тачно мерење максимума перформанси DRAM меморија решен је проблем интерпретације измерених резултата, што је био један од кључних проблема у овој области. Тиме је процес анализе рада рачунарских система подигнут на квантитативно и квалитативно виши ниво.

За разлику од постојећих решења, методологија предложена у оквиру дисертације је независна од протокола, платформе, извора, типа и величине радног оптерећења. Притом, методолошки приступ проблему анализе перформанси DRAM меморија омогућава веома једноставно примену на инжењерском нивоу, чиме је, уз ниску цену и комплексност имплементације, додатно подигнута ефикасност у примени.

4.3. Верификација научних доприноса

Научни доприноси дисертације верификовани су следећим радом:

Категорија M22

1. **I. Ikodinovic**, "Methodology for Cycle-Accurate DRAM Performance Analysis", *IEEE Transactions on Computers*, vol. 64, no. 7, pp. 2084-2091, July 2015 (IF = 1.659) (ISSN 0018-9340) (DOI: 10.1109/TC.2014.2346184)

5. ЗАКЉУЧАК И ПРЕДЛОГ

Комисија констатује да дисертација кандидата Игора Икодиновића испуњава све законске, суштинске и формалне услове предвиђене Законом о високом образовању и Статутом и Правилником о докторским студијама Електротехничког факултета у Београду.


Дисертација се бави проблемом мерења и анализе перформанси DRAM меморија, као значајним и актуелним питањем у области пројектовања и анализе рада рачунарских система. Кандидат Игор Икодиновић је у оквиру докторске дисертације успео да реши кључне проблеме и оствари суштински напредак у овој области. Предложена методологија омогућава прелазак ове области из домена инжењерске вештине у домен научно-стручне дисциплине са прецизно дефинисаном метриком и методама. Тиме је омогућено подизање процеса пројектовања и анализе рада рачунарског система на квантитативно и квалитативно виши ниво.

Узимајући у обзир наведене научне доприносе и применљивост добијених оригиналних резултата, научноистраживачко и стручно искуство, висок степен потребног стручног знања кандидата и показану зрелост и способност за самосталан научноистраживачки рад, Комисија сматра да докторска дисертација кандидата Игора Икодиновића садржи оригиналне научне доприносе који имају доказану практичну применљивост у области пројектовања и анализе рачунарских система.


Имајући у виду наведено, предлажемо Наставно-научном већу Електротехничког факултета Универзитета у Београду да се докторска дисертација под називом „Методологија за анализу перформанси DRAM меморија са тачношћу на нивоу циклуса“ кандидата Игора Икодиновића прихвати, изложи на увид јавности и упуту на коначно усвајање Већу научних области техничких наука Универзитета у Београду.

У Београду, 04.05.2016.


ЧЛАНОВИ КОМИСИЈЕ



др Вељко Милутиновић, редовни професор
Универзитет у Београду – Електротехнички факултет



др Мило Томашевић, редовни професор
Универзитет у Београду – Електротехнички факултет



др Миодраг Живковић, редовни професор
Универзитет у Београду – Математички факултет